インテル、1兆ドル規模の計画を明らかに

Intelは、2030年までに1兆トランジスタプロセッサを達成し、オングストローム時代の到来を告げる計画を発表した。 シリコン巨人は、トランジスタの75周年を象徴的に記念して、IEEE国際電子デバイス会議中にこの発表を行った。

Intel の Component Research Group (CRG) は、前回の会議以降に同社が行ったさまざまな研究と進歩を強調する 9 件の論文を提出しました。 このグループは、2D と 3D の両方でのシリコンとパッケージングの融合、強誘電体コンポーネントの進歩、電力効率の改善に特に焦点を当てており、これらはすべて 2030 年までにトランジスタを 1 兆個にするという目標に貢献します。

Intel の CRG はこれまで、FinFet、歪みシリコン、Hi-K メタル ゲートのブレークスルーを担当してきました。

2030年までに1兆個のトランジスタプロセッサを達成することは、理論上の限界に達していると推測されているムーアの法則の継続に成功することになる。 より高性能な処理能力に依存する世界において、トランジスタ密度を高めることは、需要に応えるためのいくつかの戦略の 1 つです。

この記事では、2022 IEDM でのインテルの展示のハイライトをいくつかレビューします。

同グループが発表した重要な開発の 1 つは、準モノリシック 3D パッキング内のチップレット間の相互接続の密度の増加です。

2021年のIEDMで、同グループは10μmの接合ギャップを特徴とするこのアーキテクチャを発表した。 2022年のイベントで、同グループはボンディングギャップを3μmまで縮小することに成功し、その結果相互接続密度が10倍に増加したと報告した。

この密度の増加により、スタック内のチップレットの数だけでなく、上部と下部のチップレットを相互に配置する方法もより柔軟になります。

「準モノリシック」という側面は、このチップ アーキテクチャが相互接続が単一のダイ内に製造される純粋なモノリシック チップと同様のパフォーマンスを達成できるという考えから来ています。

伝えられるところによると、このテーマに関するインテルのプレゼンテーションは、同社の準モノリシックパッケージングがすでに定義された製造材料とプロセスを備えた市場投入の道を持っていることを示唆しています。

強誘電体メモリ (FeRAM) は、高速、大容量、不揮発性 FLASH と同様の永続メモリを特徴とする次世代メモリ コンポーネントです。 これは、トランジスタ層とその上にある強誘電体キャパシタ層で構成されています。

IEDM 2022 中に、インテル グループは 3D FeRAM 実装のデモンストレーションを提供しました。これは、これまでで最初に成功したデモンストレーションであると報告されています。

FeRAM はこれまで誘電体 RAM の代替候補として提案されてきましたが、同じ密度を達成するには依然として課題に直面しています。 Intel の 3D FeRAM は、ロジック層とメモリ層が上下に重なる垂直スタック アーキテクチャを採用しています。 これにより、水平方向のダイ サイズが縮小し、メモリ密度と速度が向上し、代替品としての競争力が高まります。

さらに、インテルのグループは、強誘電体ハフニアベースのデバイスをモデル化し、特に相転移、混合相、欠陥間の相互作用を捕捉しました。 インテルは、この研究が強誘電体トランジスタだけでなく、新しい強誘電体メモリデバイスの開発に貢献することを期待しています。

Intel とその CRG 部門は、ムーアの法則を遵守することに真剣に取り組んでいるようで、兆トランジスタの目標をサポートするための創造的かつ革新的なソリューションを考え出しています。 2022 IEDM での彼らの展示は、彼らがさまざまな角度から問題に取り組んでいることを示しています。